Синтез логических схем с использованием языка VHDL
Рассматриваются теоретические основы синтеза логических схем по спецификациям на высокоуровневом языке VHDL, предназначенном для проектирования цифровых систем, описывается «синтезируемое» подмножество языка VHDL в системе автоматического синтеза Leonardo, приводятся примеры синтезируемых (схемно ре...
Сохранить в:
| Главный автор: | |
|---|---|
| Формат: | Книга |
| Темы: | |
| Online-ссылка: | Перейти к просмотру издания |
| Метки: |
Добавить метку
Нет меток, Требуется 1-ая метка записи!
|
