Пропуск в контексте

Схемотехническое проектирование на основе FPGA учебное пособие для вузов Ч. 1 Схемотехническое проектирование на основе FPGA

Учебное пособие посвящено рассмотрению метода схемотехнического проектирования устройств с использованием программируемых логических интегральных схем FPGA (Field-Programmable Gate Array) на примере простейшего ядра на языке программирования Verilog. Даны рекомендации разработчикам радио и телевизио...

Полное описание

Сохранить в:
Библиографические подробности
Главный автор: Карякин В. Л.
Формат: Книга
Язык:Russian
Опубликовано: Самара ПГУТИ 2020
Online-ссылка:https://e.lanbook.com/book/301103
https://e.lanbook.com/img/cover/book/301103.jpg
Метки: Добавить метку
Нет меток, Требуется 1-ая метка записи!
LEADER 06057nam0a2200253 i 4500
001 301103
003 RuSpLAN
005 20230126172050.0
008 230126s2020 ru gs 000 0 rus
040 |a RuSpLAN 
041 0 |a rus 
044 |a ru 
080 |a 621.397.2.037.372 
245 1 |a Схемотехническое проектирование на основе FPGA  |b учебное пособие для вузов  |c Карякин В. Л.   |n Ч. 1  |p Схемотехническое проектирование на основе FPGA 
260 |a Самара  |b ПГУТИ  |c 2020 
300 |a 70 с. 
500 |a Рекомендуется Государственным образовательным учреждением "Поволжский государственный университет телекоммуникаций и информатики" в качестве учебного пособия для студентов высших учебных заведений по направлениям: 11.03.01. «Радиотехника»; 11.03.02. «Инфокоммуникационные технологии и системы связи»; 11.04.01. «Радиотехника»; а также по специальности: 10.05.02. «Информационная безопасность телекоммуникационных систем» (специализация: «Защита информации в радиосвязи и телерадиовещании») 
504 |a Библиогр.: доступна в карточке книги, на сайте ЭБС Лань 
520 8 |a Учебное пособие посвящено рассмотрению метода схемотехнического проектирования устройств с использованием программируемых логических интегральных схем FPGA (Field-Programmable Gate Array) на примере простейшего ядра на языке программирования Verilog. Даны рекомендации разработчикам радио и телевизионных приемников на программном уровне SDR (software defined radio) по использованию типовых ядер элементов программ на основе предлагаемого метода. Комплект разработчика DE10-Nano представляет собой надежную аппаратную платформу для проектирования, которая сочетает в себе новейшие встроенные ядра Cortex-A9 с лидирующей в отрасли программируемой логикой для максимальной гибкости проектирования. В платформу Altera SoC интегрирована вычислительная система на базе ARM (HPS), состоящая из процессоров, периферийных устройств и интерфейсов памяти, связанных с матрицей FPGA с использованием магистральной соединительной линией, обладающей высокой пропускной способностью. Плата разработки DE10-Nano оснащена высокоскоростной памятью DDR3, аналого-цифровыми возможностями. Рассматриваемая в книге аппаратная платформа позволяет успешно проектировать SDR приемники различного назначения, а также специальное аппаратное обеспечение систем и сетей связи и телерадиовещания, в том числе проектирование защиты информации телекоммуникационных систем. Учебное пособие предназначено для преподавателей и студентов высших учебных заведений радиотехнических специальностей по направлениям: «Радиотехника», «Инфокоммуникационные технологии и системы связи». Пособие будет полезно специалистам, занимающимся защитой информации в радиосвязи и телерадиовещании. Основная трудность разработки SDR приемников на основе применения FPGA заключается в формализации проекта и описания устройств цифровой обработки сигнала на языке программирования Verilog, т.е. описание ядра программы. Рекомендации предлагаемого метода позволят в дальнейшем в ряде случаев использовать типовые ядра программ. Следует отметить, что IP ядра (intellectual property core) являются интеллектуальной собственностью разработчиков. Метод, представленный в учебном пособии, разработан в соответствии с рекомендациями университетской программы Intel FPGA, официальным участником которой является автор книги профессор Карякин В.Л. 
521 8 |a Книга из коллекции ПГУТИ - Инженерно-технические науки 
100 1 |a Карякин В. Л. 
856 4 |u https://e.lanbook.com/book/301103 
856 4 8 |u https://e.lanbook.com/img/cover/book/301103.jpg 
953 |a https://e.lanbook.com/img/cover/book/301103.jpg