Практикум по проектированию на языках VerilogHDL и SystemVerilog учебное пособие для вузов
Представлены основные этапы проектирования дискретных устройств с использованием языков проектирования и верификации Verilog HDL и SystemVerilog: создание описания, моделирование, имплементация в реальную микросхему и отладка. Изложение сопровождается рекомендациями по практическому освоению различн...
Сохранить в:
| Главный автор: | |
|---|---|
| Другие авторы: | |
| Формат: | Книга |
| Язык: | Russian |
| Опубликовано: |
Санкт-Петербург
Лань
2025
|
| Редакция: | 6-е изд., стер. |
| Темы: | |
| Online-ссылка: | https://e.lanbook.com/book/456866 https://e.lanbook.com/img/cover/book/456866.jpg |
| Метки: |
Добавить метку
Нет меток, Требуется 1-ая метка записи!
|
| LEADER | 02239nam0a2200349 i 4500 | ||
|---|---|---|---|
| 001 | 456866 | ||
| 003 | RuSpLAN | ||
| 005 | 20250210084253.0 | ||
| 008 | 250210s2025 ru gs 000 0 rus | ||
| 020 | |a 978-5-507-50688-0 | ||
| 040 | |a RuSpLAN | ||
| 041 | 0 | |a rus | |
| 044 | |a ru | ||
| 080 | |a 378 | ||
| 084 | |a 32.973я73 |2 rubbk | ||
| 245 | 0 | 0 | |a Практикум по проектированию на языках VerilogHDL и SystemVerilog |b учебное пособие для вузов |c Мурсаев А. Х.,Буренева О. И. |
| 250 | |a 6-е изд., стер. | ||
| 260 | |a Санкт-Петербург |b Лань |c 2025 | ||
| 300 | |a 120 с. | ||
| 504 | |a Библиогр.: доступна в карточке книги, на сайте ЭБС Лань | ||
| 520 | 8 | |a Представлены основные этапы проектирования дискретных устройств с использованием языков проектирования и верификации Verilog HDL и SystemVerilog: создание описания, моделирование, имплементация в реальную микросхему и отладка. Изложение сопровождается рекомендациями по практическому освоению различных этапов методики проектирования. Предназначено для студентов, обучающихся по направлению «Информатика и вычислительная техника» и других специальностей, связанных с разработкой цифровых устройств и систем. | |
| 521 | 8 | |a Книга из коллекции Лань - Инженерно-технические науки | |
| 653 | 0 | |a проектирование | |
| 653 | 0 | |a микросхема | |
| 653 | 0 | |a отладка | |
| 653 | 0 | |a veriloghdl | |
| 653 | 0 | |a systemverilog | |
| 100 | 1 | |a Мурсаев А. Х. | |
| 700 | 1 | |a Буренева О. И. | |
| 856 | 4 | |u https://e.lanbook.com/book/456866 | |
| 856 | 4 | 8 | |u https://e.lanbook.com/img/cover/book/456866.jpg |
| 953 | |a https://e.lanbook.com/img/cover/book/456866.jpg | ||